## 19 日本国特許庁(JP)

⑪特許出願公開



# 四公開特許公報(A)

昭61-251227

@Int\_Cl.4

識別記号

庁内整理番号

❸公開 昭和61年(1986)11月8日

H 03 K 17/12 17/687 7105-5J 7105-5J

審査請求 未請求 発明の数 1 (全6頁)

図発明の名称

電界効果型トランジスタの駆動回路

②特 願 昭60-90517

②出 願 昭60(1985)4月26日

⑫発 明 者 西 澤

勇 治

名古屋市東区矢田南5丁目1番14号 三菱電機株式会社名

古屋製作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 增雄 外2名

明 細 書

1. 発明の名称

電界効果型トランジスタの駆動回路

2. 特許請求の範囲

電源に並列接続された電界効果型トランジスクと、上記電界効果型トランジスタのゲート側電圧を制御する新士の出力端子を有する切換回路と、上記切換回路の新士の出力端子と電界効果型トランジスタのゲート間に接続されたゲート抵抗に対し、各電界効果型トランジスタがオフ状態となるときの過渡電流を調整するための可変抵抗を接続したことを特徴とする電界効果型トランジスタの駆動回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は並列接続された2個以上の電界効果型 トランジスクの駆動回路に関する。

(従来の技術)

並列接続された2個以上の電界効果型トランジ

スタをON状態またはOFF状態にする駆動回路 を実現させる場合、各電界効果型トランジスタの 電流バランスがとれるように設計することが望ま しい。

この電流バランスはONまたはOFFのスイッチング動作時の過渡バランスと電界効果型トランジスタに電流が流れている導通時の定常バランスとがあるが、定常バランスについては導通時に電流が増加するとON抵抗が増大するという特性を電界効果型トランジスタが有しているため特に回路上考慮しなくとも比較的バランスがとれるようになっている。

したがって電界効果型トランジスタの電流バランスについては特にスイッチング動作時の過渡バランスについて考慮することが重要な事項となっている。

しかして従来の電界効果型トランジスタの駆動 回路とその動作波形図を第4図ないし第6図に基 づいて説明する。

第4図は従来の並列接続された電界効果型トラ

ンジスタの駆動回路の例である。

第4図において、1は第1の母界効果型トランジスタ、2は第2の電界効果型トランジスタ、3は負荷、4は主電源、R1は第1のゲート抵抗、R2は第2のゲート抵抗、7は第1及び第2の電界効果型トランジスタ1、2をOFF状態にするためのOFF電源、SW1、SW2はスイッチである。

ここにおいて、第1の電界効果型トランジスタ 1のゲートGには第1のゲート抵抗R:が接続され、第2の電界効果型トランジスタ2のゲートG には第2のゲート抵抗R:が接続され、この第1 及び第2の電界効果型トランジスタ1.2のドレインDとソースSに主電源4と負荷3が直列に接続されている。

一方、ON電源 7 にはスイッチ S W : とスイッチ S W : と が 直列に接続されていて、このスイッチ S W : とスイッチ S W : とスイッチ S W : とスイッチ S W : とスイッチ S W : と が 点は 第 1 、 第 2 の が ート抵抗 R : . . R : に 接続されている。

次いで、第2の電界効果型トランジスク2のゲートGとソースS間の電圧 V G s : がスレショルド電圧 V T H : に速した時すなわち時間 t == t : では第5図(c) に示すように第2の電界効果型トランジスタ2のドレイン電流 I o : が流れるようになる。

また、ON電源1のマイナス側にはOFF電源 8のマイナス側が接続され、このOFF電源8の プラス側は第1、第2の電界効果型トランジスタ のソースSに接続されているとともに主電源4の マイナス側に接続されている。

このような回路概成において、スイッチSW』をONにしスイッチSW』をOFFにして第1の電界効果型トランジスタ1のゲートGとソース間及び第2の電界効果型トランジスタ2のゲートGとソースS間にON電源7の電圧Vょを印加したときのゲートGとソース間の電圧Vょ。とドレイン電流10の動作波形を第5図に基づいて説明する。

第5図(a)においてスイッチSW」をONにしスイッチSW」をOFFにすると第5図(b)に示すように第1の電界効果型トランジスタ1のゲートGとソースS間の電圧VGS」及び第2の電界効果型トランジスタ2のゲートGとソースS間の電圧VGS」はON電源7の電圧V」に向かって上昇する。この過程において第1の電界効果

しかしてこの従来の駆動回路においては、2つの電界効果型トランジスタの入力容量の充電経路が第1.第2のゲート抵抗R1.R2と分かれていてドレイン電流ID1、ID2は互いの影響を受けず比較的過渡パランスがとれるようになっている。

次に第1及び第2の電界効果型トランジスタ1. 2をOFF状態とした時の第1の電界効果型トランジスタ1のゲートGとソースS間の電圧Vsュ、第2の電界効果型トランジスタ2のゲートGとソースS間の電圧VGsュ、第1の電界効果型トランジスタのドレイン電流1p;の動作を第6図に示す動波形に基づいて説明する。

第6図(a) においてスイッチSW1をOFF、スイッチSW2をONにすると、ON状態となっている第1及び第2の電界効果型トランジスタ1.2のゲートGとソースS間にOFF電源8の電圧-V2がかかり、第1.第2の電界効果型トランジスタ1.2のゲートGとソースの電圧VGs1.

V Gs 1 は第6 図 (b) に示すようにOFF電源 8 の電圧 - V 1 に向かって下降する。

この超程において第1の電界は、というのでは、 果型なるので、第1の電子というでは、 のようと、では、 のないで、のでは、 のないで、のでは、 のがでは、 のがのでは、 のがのでは、 のがのでは、 のがのでは、 のがのでは、 ののでは、 のので、 のので、

したがって第2の電界効果型トランジスタ2のゲートGとソースS間の電圧VGs2がスレショルド電圧VTH2に達する時間すなわち時間 t ロt 4 に至るまでの間第2の電界効果型トランジス

夕 2 のドレイン電流 l o z は大きく流れてしまう ことになる。

# (発明が解決しようとする問題点)

このようにゲート抵抗を別々にする回路構成においては電界効果型トランジスタをON状の電気が悪型トランジスタのケートGとソースS間の電圧VGs,と第2の電界効果型トランジスタのゲートGとソースS間の電圧VGs,は互いのが響くしずに立ち上がり、電流バランスがとれない問題点があった。に電流バランスがとれない問題点があった。

特に2つの電界効果型トランジスタの特性が極端に異なる場合には負荷条件によりOFF時のFETが電波定格を超えてしまい、電界効果型トランジスタを破壊する危険性があった。

この発明は上記問題点を解決するためになされたもので、スイッチング動作を行なう電界効果型トランジスタのOFF時の過渡バランスをとることを目的としている。

#### (問題点を解決するための手段)

このため本発明はゲート抵抗に対し、各電界効果型トランジスクがOFF状態となるときの過渡 電流を調整するための可変抵抗を接続したことを 特徴としている。

### (作用)

可変抵抗の抵抗値を変えて電界効果型トランジスクがOFF状態となるときの時間が等しくなるように調整すると、各電界効果型トランジスクのドレイン電流の過渡バランスがとれるようになる。以下第1図及び第2図に基づいて本発明の一実施例を説明する。

第1図において、1は第1のパワーMOS型の 電界効果型トランジスタ、2は第2のパワーMO S型の電界効果型トランジスタ、3は負荷、4は 主電源、R1は第1のゲート抵抗、R2は第2の ゲート抵抗、R1、R2は第1、第2の調整用抵 抗、R5、R6は第1、第2の微調整用可変抵抗、 D1、D2はダイオード、7は第1及び第2の電 界効果型トランジスタ1、2をON状態とするた めの O N 電源、 8 は第 1 及び第 2 の電界効果型トランジスタ 1 . 2 を O F F 状態とするための O F F 電源、 S W 1 . S W 2 はスイッチである。

ここにおいて、ON電源7にはスイッチSW、 とスイッチSW2とが直列に接続され、またOF F電源8のマイナス側かON電源7のマイナス側 に接続されている。

このON電源7、OFF電源8、スイッチSW 1 : スイッチSW : は正負の電圧を出力する切換 回路9を構成していて、スイッチSW : とスイッ チSW : の接続点は切換回路9の第1の出力端子 9 a となり、OFF電源8のプラス側が第2の出 力端子9 b となっている。

この第1の出力端子9aと第1の電界効果型トランジスタ1のゲートGの間には、第1のダイオードDiと第1の概整抵抗Riと微調用の第1の可変抵抗Riとからなる第1の直列回路と第1のゲート抵抗Riとの並列回路が接続され、第1の出力端子と第2の電界効果型トランジスク2のゲートGとの間には、第2のダイオードDzと第2

## 特開昭61-251227 (4)

の偶整抵抗 R • と微個整用の第2の可変抵抗 R · s とからなる第2の直列回路と第2のゲート抵抗 R ァとの並列回路が接続されている。

ここに第1. 第2のダイオードD1. D2 は第1. 第2の電界効果型トランジスタ1. 2のゲートCに向かう方向が逆方向となるように接続されている。

一方切換回路 9 の第 2 の出力増子 9 b すなわち 〇FF電源 8 のプラス側は第 1 、第 2 の電界効果型トランジスタ 1 、 2 のソース S に接続されると ともに主電源 4 のマイナス側に接続されている。

この主電級4のプラス側は負荷3を介して第1. 第2の電界効果型トランジスタ1.2のドレイン Dに接続されている。

このような回路構成において、第2図(a)に示すようにまず、スイッチSW1をON、スイッチSW2をOFFにして切換回路の第1の出力端子9aをブラス、第2の出力端子9bをマイナスにし、第1, 第2の電界効果型トランジスタ1, 2をON状態とする。

ダイオード D: のON電圧を無視すれば、

 $\frac{R_1 (R_1 + R_5)}{R_1 + R_1 + R_5}$ となる。

したがって第1、第2の微調整用可変抵抗の抵抗値を調整するとOFF状態にするときのゲート抵抗が調整できることになる。

ここに第2図に示すように可変抵抗を調整する. と第1、第2の電界効果型トランジスタをOFF 状態とするときの電流バランスがとれることになる。

なお、本発明においては第3図に示すように第1、第2のゲート抵抗R1、R2と直列に第1、第2の可変抵抗R5、R6を接続しても同様の効果が得られる。

(発明の効果)

このとき、第1. 図2のダイオードD1. D2 は逆方向となっているため、第1のゲート抵抗R1、第2のゲート抵抗R2 を介して第1. 第2の 電界効果型トランジスタ1. 2のゲートGとソースS間に正の電圧が加わることになる。

この結果、第2図(b)及び第2図(c)に示すように第1の電界効果型トランジスタ1のゲートGとソースS間の電圧VGsiと第2の電界効果型トランジスタ2のゲートGとソースS間の電圧VGs2は互いの影響を受けずに立ち上がり、ドレイン電流Di.D2の電流バランスがとれることになる。

またスイッチSW: をOFF, スイッチSW: をONにして切換回路の邸1の出力過子をマイナスス第2の出力過子をプラスにし第1. 第2の登界効果型トランジスタ1, 2をOFF状態にしたとする。

この場合ゲート電流は第1. 第2のダイオード D1. D2 を介して流れることになるため第1の 電界効果型トランジスタのゲート抵抗は、第1の


以上説明したように本発明によればゲート抵抗 に対し、各電界効果型トランジスタがOFF状態 となるときの過渡電流を調整するための可変抵抗 を接続したので、各電界効果型トランジスタがO FFするまでの時間を等しくなるようにゲート抵 抗を調整することができ、各電界効果型トランジスタをOFF状態とするときのドレイン電流の過 波バランスがとれる効果を有する。


#### 4. 図面の簡単な説明


第1図は本発明にかかる電界効果型トランジスクの駆動回路、第2図は第1図における駆動回路の動作波形図、第3図は本発明の他の実施例を示す回路図、第4図は従来の駆動回路の回路図、第5図、第6図は第4図における駆動回路の動作波形図である。


1 … … 第 1 の電界効果型トランジスタ、 2 … … 第 2 の電界効果型トランジスタ、 D 1 . D 2 … … ダイオード、 R 1 … … 第 1 のゲート抵抗、 R 2 … … … 第 2 のゲート抵抗、 R 5 . R 6 … … 可変抵抗。 代理人 大岩 増雄 (ほか 2 名)


# 特開昭 61-251227 (5)











# 特開昭61-251227 (6)

特許庁長官殿

1. 事件の表示

特願昭60-90517号

2. 発明の名称

#### 電界効果型トランジスタの駆動回路

3. 補正をする者

事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目2番3号 名 称 (601)三菱電機株式会社 代表者 志 岐 守 哉

4. 代 理 人

住 所

東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内

氏名 (7375) 弁理士 大岩 增 雄(海路) (連絡先03(213)3421特許部)

67.7.7

方式

增 雄气器

5. 補正の対象

発明の詳細な説明の間。

6. 補正の内容

適

(2) 同審第6頁第14行目「動波形」とあるのを「動作波形」と補正する。

(3) 同春第 9 頁第 1 3 行目、第 1 4 行目ないし第 1 5 行目「パワーMOS型の」とあるのを削除する。

(4) 同客第12頁第6行目「この結果、第2図(b) 及び第2図(c) 」とあるのを「この結果、第4図の 従来の回路と同様になり、第5図(b)及び第5図(c) 」 と補正する。

以上

大型运动性,基础特殊基础标准。2011年1月1日的原金企业

1. 45.00

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 61251227 A

(43) Date of publication of application: 08.11.86

(51) Int. CI

# H03K 17/12 H03K 17/687

(21) Application number: 60090517

(22) Date of filing: 26.04.85

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(72) Inventor:

NISHIZAWA YUJI

# (54) DRIVING CIRCUIT FOR FIELD EFFECT TYPE TRANSISTOR

#### (57) Abstract:

PURPOSE: To take transient balance when an FET is turned off with a switching operation by connecting a variable resistor to adjust an overcurrent when FETs connected in parallel are turned off to a gate resistor.

CONSTITUTION: Adjusting resistors R<sub>3</sub>, R<sub>4</sub>, variable resistors R<sub>5</sub>, R<sub>6</sub> and diodes D<sub>1</sub>, D<sub>2</sub> are connected to gate resistors R<sub>1</sub>, R<sub>2</sub>. When the FETs 1, 2 are turned on by the operation of the switching circuit 9, since the diodes D<sub>1</sub>, D<sub>2</sub> are connected in reverse direction, a positive voltage is applied between a gate and the source S of the FETs 1, 2 via the resistors R<sub>1</sub>, R<sub>2</sub>. As a result, as shown figures b, c, a voltage VGs<sub>1</sub> between the gate G and the source S of the FET 1 and a voltage VGs<sub>2</sub> of the FET 2 rise without being interfered and drain currents ID<sub>1</sub>, ID<sub>2</sub> are balanced. When the FETs 1, 2 are turned off by the changeover circuit 9, the gate current flows via the diodes D1\*, D2. In adjusting the resistance value of the resistors R5, R6, the gate resistance with the OFF state is adjusted and the current is balanced when the FET is turned off by the

#### adjustment.

COPYRIGHT: (C)1986,JPO&Japio

